دارپا به دنبال افزایش سطح امنیت تراشه ها

کمیته رکن چهارم – سازمان دارپا قصد دارد به‌منظور افزایش سطح ایمنی تراشه‌ها، یک شیوه طراحی خودکار و نوآورانه به وجود آورد.

 تهدیدات امنیت سایبری، در طول دهه‌ی گذشته، از سطوح نرم‌افزاری، به لایه‌های محاسباتی پایین‌تر منتقل شده، راه خود را به سوی سخت‌افزارها باز کرده‌اند. با ظهور اینترنت اشیا، تعداد بسیار زیادی از دستگاه‌ها و طرح‌های پیچیده‌ی موردنیاز برای فعال‌سازی آن‌ها به وجود آمد. با توجه به سرعت رشد این فناوری، به صورت یکسان فرصتی برای اقتصاد و دشمنان یک کشور، فراهم می‌شود تا به قابلیت‌های پیچیده برنامه‌های دفاعی و تجاری توجه نشان دهند. عواقب یک حمله سایبری سخت‌افزاری بسیار قابل‌توجه است؛ زیرا می‌تواند روی میلیاردها ابزار مختلف تأثیر منفی بگذارد.

به گزارش کارگروه امنیت سایبربان؛ با وجود این که آگاهی نسبت به مسئله‌ی بالا در حال افزایش است، هیچ نوع ابزار، روش یا راه‌کاری وجود ندارد که بتواند از آن در شکلی گسترده برای تأمین امنیت سطح تراشه بهره گرفت. این چالش، به علت وجود موانع اقتصادی و تکنیک‌های تجاری به کار رفته در امنیت تراشه، شکل گرفته است. ایمن‌سازی تراشه یک فرایند دستی، هزینه‌بر و پرزحمت است که به زمان و تخصص بالایی نیاز دارد؛ اما متأسفانه بسیاری از شرکت‌های تولید تراشه و سامانه‌های مختلف، به آسانی به موارد یاد شده دسترسی ندارند.

از طرفی تأمین امنیت یک تراشه با توجه به مواردی مانند هدف طراحی آن، ابعاد، توان پردازش و میزان کاهش قدرت محاسباتی انجام می‌گیرد. به علاوه روش‌های طراحی تراشه‌های مدرن کاملاً ایستا و غیر منعطف هستند. به این معنی که پس از ایجاد قطعه و افزودن موارد امنیتی، تقریباً غیرممکن است که بتوان به‌منظور از بین بردن تهدیدات جدید کشف شده، آن را اصلاح کرد.

سرج لیف (Serge Leef)، مدیر برنامه دفتر فناوری میکروسیستم‌های دارپا گفت:

 

امروزه، به منظور طراحی یک تراشه جدید، ۶ تا ۹ ماه زمان موردنیاز است. به علاوه اگر بخواهید یک طراحی مشابه را ایمن سازید، به ۲ برابر زمان یاد شده نیاز دارید. تولیدکنندگان بزرگ نیمه‌هادی‌ها، با سرمایه‌گذاری‌های داخلی، سطح امنیت محصولات خود را به صورت دستی بالا می‌برند. در مقابل شرکت‌های کوچک و متوسط و استارت‌آپ‌ها قرار دارند که از تیم طراحی کوچکی تشکیل شده‌اند. این افراد از منابع مالی کافی برای تأمین امنیت سطح بالا و مقیاس‌پذیر برخوردار نیستند و به همین دلیل بسیاری از محصولات امروزی محافظت نشده باقی‌مانده‌اند.

 

دارپا به دنبال افزایش سطح امنیت تراشه ها

سازمان دارپا به منظور مقابله با چالش بالا، برنامه‌ی «اجرای خودکار سیلیکون ایمن» (AISS1) را راه‌اندازی کرد. این پروژه با هدف خودکارسازی فرآیند ادغام مکانیزم‌های امنیتی مقیاس‌پذیر در طراحی تراشه به وجود آمد. طراحان نیز در کنار این فرآیند امکان بررسی تقابل مسائل اقتصادی، تجاری و به حداکثر رساندن بهره‌وری محصول را به دست می‌آورند. به علاوه در این طرح ابزارهای طراحی و یک اکوسیستم IP به وجود می‌آید که شامل ابزار فروشندگان، توسعه‌دهندگان تراشه، ارائه‌دهندگان اعتبارنامه IP و جامعه امنیت متن‌باز می‌شود. این اقدامات در نهایت به ساده‌سازی تأمین امنیت، کاهش نیاز به متخصص و هزینه طراحی تراشه می‌انجامد و یک امنیت مقیاس‌پذیر را در سیستم‌ها به وجود می‌آورد.

لیف ادامه داد:

 

با توجه به کارایی یک تراشه، اهداف امنیتی، طراحی و اقتصادی آن، ممکن است متفاوت باشد. برای مثال، طراحی یک تراشه با سطح امنیت بسیار بالا به پذیرش چندین مسئله نیاز دارد. به منظور دستیابی به این سطح از ایمنی، ممکن است مجبور شوید افزایش ابعاد سخت‌افزار، کاهش توان عملیاتی و بالا رفتن انرژی مصرفی منجر را بپذیرید. با توجه به کاربرد نهایی، احتمالاً یک یا تعدادی از موارد یاد شده قابل‌پذیرش هستند؛ اما با وجود فرآیندهای دستی فعلی به سختی می‌توان این مسئله را تعیین کرد.

 

هدف پروژه موردبحث، ایجاد یک جریان طراحی تراشه خودکار و نوآورانه است که با توجه به کاربرد نهایی سخت‌افزار، امکان هماهنگ شدن مکانیزم‌های امنیتی با آن را فراهم می‌کند. به عبارت، دیگر در این روش معماری قطعه به سرعت مورد ارزیابی قرار گرفته، بهترین راه‌کار موجود را به منظور ایجاد تعادل و افزایش بهره‌وری میان اهداف اقتصادی و امنیتی، پیشنهاد می‌دهد.

یکی از اهداف پروژه اجرای خودکار سیلیکون ایمن، قطعات سیستم‌های روی تراشه (SoC) است تا به صورت خودکار تولید گشته، میان مسائل امنیتی و تجاری ارتباط برقرار کند. سیستم‌های ایجاد گشته در این طرح شامل ۲ بخش کلی هستند. اولین بخش به پردازنده اختصاص داشته و دومین آن به اجرای ویژگی‌های امنیتی می‌پردازد. این در حالی است که بسیاری از دستگاه‌های امروزی به علت پیچیدگی طراحی و هزینه‌بر بودن، از بخش امنیتی یاد شده بهره نمی‌برند.

پروژه یاد شده به منظور مقابله با ۴ نوع خاص از حملات سایبری که بیشتر روی «ASIC» و سیستم‌های روی تراشه انجام می‌شوند، به وجود آمد. این تهاجم‌ها شامل حمله «side channel»، حمله مهندسی معکوس، حملات زنجیره تأمین و سخت‌افزار مخرب است.

طرح اجرای خودکار سیلیکون ایمن به عنوان بخشی از فاز دوم پروژه «ERI» سازمان دارپا در حال اجرا است.


  1. Automatic Implementation of Secure Silicon

منبع : سایبربان

درباره نویسنده

پست های مرتبط

پاسخ دهید


خبرگزاری هرانا

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *


Type The Red Captcha Characters Below.